ニュース

日立、シリコン量子コンピュータの配線削減と高精度制御を実証 産業応用へ前進

日立製作所は、シリコン量子コンピュータの大規模化に向けた「共有ゲート型アーキテクチャ」と「電子速度制御技術」の実証を発表。配線増大の抑制と計算エラーの低減に目処を立てました。

生産現場のシステムNAVI編集部
日立、シリコン量子コンピュータの配線削減と高精度制御を実証 産業応用へ前進

この記事の要点: 株式会社日立製作所は、次世代の計算基盤として期待されるシリコン量子コンピュータの実用化に向け、大規模化に伴う課題を解決する2つの基盤技術の有効性を実証しました。複数の量子ビットを共通の配線で制御するアーキテクチャと、電子輸送時の量子状態の乱れを抑える制御技術を開発。これにより、将来的な産業応用や社会実装に向けたロードマップの実現を加速させます。

発表内容のポイント

  • 配線数を抑える「共有ゲート型アーキテクチャ」を考案し、16量子ビット構造で実証
  • 電子の移動速度を滑らかに変える「電子速度制御技術」により、計算エラーを低減
  • 2028年度に100量子ビット級、2030年度に1,000量子ビット級の開発を計画

発表の背景

量子コンピュータの実用化には、膨大な数の量子ビットを安定して制御する技術が不可欠です。日立が推進するシリコン方式は、既存の半導体製造技術を応用できるため量産化に適していますが、量子ビット数の増加に伴う制御配線の増大や、計算精度の維持が大きな課題となっていました。装置への実装やシステム運用を見据え、これらのボトルネックを解消する基盤技術の確立が求められていました。

何が発表されたのか

今回実証された「共有ゲート型アーキテクチャ」は、半導体メモリのクロスバー構造を応用し、複数の量子ビットを共通の配線とゲートで制御する仕組みです。imecの協力のもと、300mmウェハプロセスを用いて4×4の16量子ビット配列構造を試作し、動作を確認しました。さらに、量子ドット間で電子を移動させる際、急激な加減速を抑えて滑らかに移動させる「電子速度制御技術」を提案。シミュレーションにより、量子状態の乱れを抑え、エラーを低減できる可能性を示しました。

製造業・生産管理への見方

製造業における新材料開発や生産プロセスの最適化、エネルギー需給の効率化など、従来のコンピュータでは計算が困難だった複雑な課題の解決に量子コンピューティングの活用が期待されています。今回の発表は、学術的な実証段階から、実際の産業応用や工場・インフラの最適化に耐えうる実用的なシステム構築へ向けた技術的進展を意味します。既存の半導体製造プロセスを活用できるシリコン方式での進展は、将来的なデバイスの安定調達や量産化の観点からも注目されます。

現場で確認したいポイント

  • 2027年度に予定されているクラウド公開時の、製造業向けアプリケーションの対応状況
  • 生産現場の最適化や新材料開発における、具体的なユースケースの提示時期
  • 既存の生産管理システムやシミュレーションツールとの連携インターフェースの有無

確認しておきたい点

本成果は試作構造における動作確認およびシミュレーションによる実証段階であり、実際の産業応用や1,000量子ビット級システムとしての実用化は2030年度をめざす長期的な計画となっています。

関連リンク

出典情報

出典 PR TIMES
発表企業 株式会社 日立製作所
発表日時 2026-08-31 09:00:02
元記事 PR TIMESで読む

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です